新到貨2本75折
EDA原理及Verilog HDL實現:從晶體管、門電路到Xilinx Vivado的數字系統設計

EDA原理及Verilog HDL實現:從晶體管、門電路到Xilinx Vivado的數字系統設計

  • 定價:474
  • 優惠價:87412
  • 運送方式:
  • 臺灣與離島
  • 海外
  • 可配送點:台灣、蘭嶼、綠島、澎湖、金門、馬祖
  • 可取貨點:台灣、蘭嶼、綠島、澎湖、金門、馬祖
載入中...
  • 分享
 

內容簡介

本書是為高等學校電子信息類及相關專業編寫的數字系統設計 教材,共分為11章,主要包括數字邏輯基礎、可編程邏輯器件工藝和結構、Vivado集成開發環境IP設計流程、Vivado集成開發環境Verilog HDL設計流程 、Verilog HDL語言規范、基本數字單元Verilog HDL描述、Verilog HDL數字系統設計和實現、創建和封裝用戶IP設計和實現、Vivado調試工具原理及實現 、數字系統設計方法和數模混合系統設計。

本書以Xilinx Artix 7系列FPGA器件和Xilinx最新一代的Vivado 2015.4集成開發環境為設計平台,根據數字系統設計課程的教學要求以及作者多年的教學經驗,將本科傳統的數字電子技術(數字邏輯)課程與復雜數字系統設計課程相結合,遵循循序漸進、由淺入深的原則,內容涵蓋了晶體管、門電路、數字邏輯理論、組合邏輯和時序邏輯、可編程邏輯器件結構、Vivado集成開發環境設計流程、Verilog HDL 語言、Verilog HDL復雜數字系統設計、IP封裝與調用、在線邏輯分析儀工具以及數模混合系統設計等方面。

本書可作為本科生和研究生學習數字系統設計等相關課程的教材,或作為從事Xilinx FPGA設計的工程技術人員的參考用書,也可作為Xilinx大學計划培訓的授課教材。

何賓,著名的嵌入式系統專家和EDA技術專家,長期從事嵌入式系統和電子設計自動化方面的教學和科研工作,與全球知名的半導體廠商租EDA工具廠商保持緊密合作,致力於推動國內高校電子信息技術的教學改革。

目前已經出版嵌入式系統和電子設計自動化方面的著作20余部,內容涵蓋電路仿真、電路設計、現場可編程門陣列、單片機、嵌入式系統等。

代表作有《Xilinx FPGA數字設計》、《XilinxAllProgrammableZynq-7000SoC設計指南》、《Xilinx FPGA數字信號處理指南》、《Xilinx FPGA設計指南》、《AltiumDesigner13.0電路設計、仿真與驗證指南》、《STC單片機原理及應用》。
 

目錄

第1章 數字邏輯基礎
1.1 數字邏輯的發展史
1.2 開關系統
1.2.1 0和1的概念
1.2.2 開關系統的優勢
1.2.3 晶體管作為開關
1.2.4 半導體物理器件
1.2.5 半導體邏輯電路
1.2.6 邏輯電路符號描述
1.3 半導體數字集成電路
1.3.1 集成電路的發展
1.3.2 集成電路構成
1.3.3 集成電路版圖
1.4 基本邏輯門電路分析
1.4.1 基本邏輯門電路的描述
1.4.2 邏輯門電路的傳輸特性
1.4.3 基本邏輯門集成電路
1.4.4 不同工藝邏輯門的連接
1.5 邏輯代數理論
1.5.1 邏輯代數中運算關系
1.5.2 邏輯函數表達式
1.6 邏輯表達式的化簡
1.6.1 使用運算律化簡邏輯表達式
1.6.2 使用卡諾圖化簡邏輯表達式
1.6.3 不完全指定邏輯功能的化簡
1.6.4 輸入變量的卡諾圖表示
1.7 毛刺產生及消除
1.8 數字碼制表示和轉換
1.8.1 數字碼制表示
1.8.2 數字碼制轉換
1.9 組合邏輯電路
1.9.1 編碼器
1.9.2 譯碼器
1.9.3 碼轉換器
1.9.4 數據選擇器
1.9.5 數據比較器
1.9.6 加法器
1.9.7 減法器
1.9.8 加法器/減法器
1.9.9 乘法器
1.10 時序邏輯電路
1.10.1 時序邏輯電路類型
1.10.2 時序邏輯電路特點
1.10.3 基本SR鎖存器
1.10.4 同步SR鎖存器
1.10.5 D鎖存器
1.10.6 D觸發器
1.10.7 其他觸發器
1.10.8 普通寄存器
1.10.9 移位寄存器
1.10.10 存儲器
1.11 有限自動狀態機
1.11.1 有限自動狀態機原理
1.11.2 狀態圖表示及實現
1.11.3 三位計數器
第2章 可編程邏輯器件工藝和結構
2.1 可編程邏輯器件的發展歷史
2.2 可編程邏輯器件工藝
2.3 簡單可編程邏輯器件結構
2.3.1 PROM原理及結構
2.3.2 PAL原理及結構
2.3.3 PLA原理及結構
2.4 CPLD原理及結構
2.4.1 功能塊
2.4.2 宏單元
2.4.3 快速連接矩陣
2.4.4 輸入輸出塊
2.5 FPGA原理及結構
2.5.1 查找表結構及功能
2.5.2 可配置的邏輯塊
2.5.3 時鍾資源
2.5.4 時鍾管理模塊
2.5.5 塊存儲器資源
2.5.6 互聯資源
2.5.7 專用的DSP模塊
2.5.8 輸入和輸出塊
2.5.9 吉比特收發器
2.5.10PCI-E模塊
2.5.11XADC模塊
2.6 CPLD和FPGA比較
2.7 Xilinx可編程邏輯器件
2.7.1 Xilinx CPLD芯片介紹
2.7.2 Xilinx FPGA芯片介紹
2.7.3 Xilinx PROM芯片介紹
第3章 Vivado集成開發環境IP核設計流程
第4章 Vivado集成開發環境Verilog HDL設計流程
第5章 Verilog HDL語言規范
第6章 基本數字邏輯單元Verilog HDL描述
第7章 Verilog HDL數字系統設計和實現
第8章 創建和封裝用戶IP設計與實現
第9章 Vivado調試工具原理及實現
第10章 數字系統高級設計方法
第11章 數模混合系統設計
 

詳細資料

  • ISBN:9787302450320
  • 規格:571頁 / 普通級 / 1-1
  • 出版地:中國

最近瀏覽商品

 

相關活動

  • 從「格」的概念出發|
 

購物說明

溫馨提醒您:若您訂單中有購買簡體館無庫存/預售書或庫存於海外廠商的書籍,建議與其他商品分開下單,以避免等待時間過長,謝謝。

大陸出版品書況:因裝幀品質及貨運條件未臻完善,書況與台灣出版品落差甚大,封面老舊、出現磨痕、凹痕等均屬常態,故簡體字館除封面破損、內頁脫落...等較嚴重的狀態外,其餘所有商品將正常出貨。 

 

請注意,部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。

調貨時間:若您購買海外庫存之商品,於您完成訂購後,商品原則上約45個工作天內抵台(若有將延遲另行告知)。為了縮短等待的時間,建議您將簡體書與其它商品分開訂購,以利一般商品快速出貨。 

若您具有法人身份為常態性且大量購書者,或有特殊作業需求,建議您可洽詢「企業採購」。 

退換貨說明 

會員所購買的商品均享有到貨十天的猶豫期(含例假日)。退回之商品必須於猶豫期內寄回。 

辦理退換貨時,商品必須是全新狀態與完整包裝(請注意保持商品本體、配件、贈品、保證書、原廠包裝及所有附隨文件或資料的完整性,切勿缺漏任何配件或損毀原廠外盒)。退回商品無法回復原狀者,恐將影響退貨權益或需負擔部分費用。 

訂購本商品前請務必詳閱商品退換貨原則

  • 翦商作者新作79折
  • 針灸匠張寶旬
  • 浪漫小說精選3本72折