納米級集成電路系統電源完整性分析

進入21世紀以來，集成電路制造工藝的發展日新月異，目前已經進入到了前所未有的納米級階段。電源完整性作為系統級芯片設計的重要課題，直接影響到集成電路的可靠性、性能以及功耗。因此，本書作者以系統級電源完整性為切入點，深入探討了電源完整性的影響、時鍾產生及分布、輸入/輸出單元中的電源完整性設計、電源完整性建模、溫度效應以及低功耗電源完整性設計等方面的問題，並以IBMPOWER7+處理器芯片作為實例進行分析，后針對新型碳納米管互連元件在電源完整性中的應用做了簡要討論。
作者簡介：ＭａｓａｎｏｒｉＨａｓｈｉｍｏｔｏ：分別於１９９７、１９９９和２００１年在日本京都大學獲得通信和計算機工程學士、碩士和博士學位。自２００４年起，在日本大阪大學的信息系統工程系從事教學和科研工作，目前是副教授。他的主要研究領域為片上電源噪聲和信號耦合噪聲的建模和測試工作。Ｈａｓｈｉｍｏｔｏ博士感興趣的研究包括時序、功耗和信號完整性分析、超低功耗設計、可靠性設計、軟錯誤建模、物理設計的高性能優化和片上高速信號產生。Ｈａｓｈｉｍｏｔｏ博士已經發表了２００多篇期刊和會議論文，獲得２００４年ＡＳＰ－ＤＡＣ佳論文獎和２００８年ＡＳＰ－ＤＡＣ大規模集成電路設計競賽特別功能獎。他是ＩＥＥＥ、ＡＣＭ、ＩＥＩＣＥ和ＩＰＳＪ成員，也是數個國際會議的技術方案委員會成員，包括ＤＡＣ、ＩＴＣ、ＩＣＣＡＤ、ＶＬＳＩ電路討論會、ＩＳＰＤ、ＡＳＰ－ＤＡＣ、ＤＡＴＥ、ＩＣＣＤ和ＩＳＱＥＤ。
ＲａｊＮａｉｒ：於１９８６年獲得印度邁索爾大學電子通信工程學士學位，於１９９４年獲得路易斯安那州立大學電氣工程碩士學位。具有超過２５年的工業和學術領域科研工作經驗，在工程期刊和會議上發表大量的受邀論文和簡報，得到同行的廣泛好評。職業生涯一直從事電子和半導體相關工作，主要關注功率和功率傳送，信號和電源完整性研究。在近的２０年，ＲａｊＮａｉｒ創辦了兩個創業公司，主要從事顯影硅、封裝方面的知識產權和電源完整性相關的電子設計自動化軟件。是之前一本關於集成電路電源完整性分析和管理方面著作的合著者，擁有超過４０個授權專利，是半導體業、電源完整性和超大規模／３Ｄ集成方面的專家顧問。