使用 VHDL 電路設計語言之數位電路設計

第一章 數位邏輯積體電路PLD、FPGA及ASIC之設計觀念

第二章 VHDL電路設計語言簡介

第三章 VHDL電路設計語言中的單體（Entity）與架構（Architecture）

第四章 資料型別（Data Types）

第五章 VHDL電路設計語言中的屬性(Attribute)

第六章 VHDL電路設計語言中表示式（Expressions）

第七章 VHDL電路設計語言中敘述（Statements）與語法

第八章 階層式（Hierarchy）模組化設計

第九章 函式（Functions）、程序（Procedures）與套件(Packages)

第十章 使用VHDL設計組合邏輯（Combinational Logic）電路

第十一章 使用VHDL設計循序邏輯（Sequential Logic）電路

第十二章 VHDL設計範例

第十三章 測試平台（Test Bench）設計範例

第十四章 一些進階課題

附錄A　VHDL語言所常用的保留字列表

附錄B　IEEE所定義的STD_LOGIC_1164套件

附錄C　SYNOPSYS所定義的STD_LOGIC_UNSIGNED套件

附錄D　一些常用的VHDL設計工具與編譯軟體說明

附錄E　書中所附程式之光碟說明

附錄F　使用Altera FPGA及VHDL電路設計語言之設計說明

附錄G　ModelSim的VHDL功能使用說明

參考資料