Xilinx FPGA權威設計指南：Vivado 2014集成開發環境

作者：何賓
出版社：電子工業出版社
出版日期：2015/02/01
語言：簡體中文

定價：474元

優惠折扣4/27-28讀書日｜圖書全館滿799再95折(部分除外)

點數回饋 讀書日：分級會員最高送1.5%OPENPOINT(部份除外)

運送方式：
臺灣與離島
海外

可配送點：台灣、蘭嶼、綠島、澎湖、金門、馬祖
可取貨點：台灣、蘭嶼、綠島、澎湖、金門、馬祖

載入中...

我要評鑑

分享

內容簡介

何賓編著的《Xilinx FPGA權威設計指南-- Vivado2014集成開發環境》全面系統介紹了：Xilinx 新一代集成開發環境Vivado 2014_3的設計方法、設計流程和具體實現。

全書共11章，內容包括：Xilinx UltraScale結構、 Vivado集成設計環境導論、Vivado工程模式基本設計實現、 Vivado非工程模式基本設計實現、創建和封裝用戶IP核流程、Vivado高級約束原理及實現、Vivado調試工具原理及實現、Vivado嵌入式系統設計實現、Vivado 模型設計原理及實現、Vivado HLs原理及實現、Vivado部分可重配置原理及實現。

本書參考了Xilinx 提供的大量Vivado最新設計資料，理論與應用並重，將Xilinx最新的設計理論貫穿在具體的設計實現中。

本書作為使用Xilinx集成開發環境Vivado進行 FPGA設計的工程技術人員的參考書，也可作為電子信息類專業高年級本科生和研究生的教學和科研用書，還可作為Xilinx公司Vivado相關培訓的培訓教材及工程技術人員的參考書。

何賓，長期從事電子設計自動化方面的教學和科研工作，與全球多家知名的半導體廠商和EDA工具廠商大學計划保持緊密合作。目前已經出版EDA方面的著作共20余部，內容涵蓋電路仿真、電路設計、FPGA、單片機、嵌入式系統等。典型的代表作有《Xilinx FPGA設計權威指南》、《Xilinx All Programmable Zynq-7000 SoC設計指南》、《Altium Designer 13．0電路設計、仿真與驗證權威指南》、《Xilinx FPGA權威設計指南——Vivado集成開發環境》、《Xilinx FPGA數字設計——從門級到行為級雙重HDL描述》

第1章 Xilinx新一代UltraScale結構
1.1 UltraScale結構特點
1.2 可配置邏輯塊
1.2.1 可配置邏輯塊的特點
1.2.2 多路復用器
1.2.3 進位邏輯
1.2.5 分布式RAM（只有SLICEM）
1.2.6 只讀存儲器（ROM）
1.2.7 移位寄存器（只有SLICEM）
1.3 時鍾資源和時鍾管理單元
1.3.1 時鍾資源
1.3.2 時鍾管理模塊
1.4 塊存儲器資源
1.5 專用的DSP模塊
1.6 輸入/輸出塊
1.7 高速串行收發器
1.8 PCI-E模塊
1.9 Interlaken集成塊
1.10 Ethernet模塊
1.11 系統監控器模塊
1.12 配置模塊
1.13 互聯資源
第2章 Vivado集成設計環境導論
2.1 Vivado系統級設計流程
2.2 Vivado功能和特性
2.3 Vivado中電路結構的網表描述
2.4 Vivado中工程數據的目錄結構
2.5 Vivado中Journal文件和Log文件功能
2.5.1 Journal文件（Vivado.jou）
2.5.2 Log文件（Vivado.log）
2.6 Vivado兩種設計流程模式
2.6.1 工程模式和非工程模式不同點比較
2.6.2 工程模式和非工程模式命令的不同
2.7 Vivado中XDC文件
2.7.1 XDC的特性
2.7.2 XDC與UCF比較
2.7.3 約束文件的使用方法
2.7.4 約束順序
2.7.5 XDC約束命令
2.8 Vivado集成設計環境的啟動方法
2.9 Vivado集成設計環境主界面
2.10 Vivado設計主界面及功能
2.10.1 流程處理主界面及功能
2.10.2 工程管理器主界面及功能
2.10.3 工作區窗口
2.10.4 設計運行窗口
第3章 Vivado工程模式基本設計實現
3.1 創建新的設計工程
3.2 創建並添加一個新的設計文件
3.3 RTL詳細描述和分析
3.4 設計綜合和分析
3.4.1 綜合過程的關鍵問題
3.4.2 設計綜合選項
3.4.3 Vivado支持的屬性
3.4.4 執行設計綜合
3.4.5 綜合報告的查看
3.5 設計行為級仿真
3.6 創建實現約束
3.6.1 實現約束的原理
3.6.2 I/O規划器功能
3.6.3 實現約束過程
3.7 設計實現和分析
3.7.1 設計實現原理
3.7.2 設計實現選項
3.7.3 設計實現及分析
3.7.4 靜態時序分析
3.8 設計時序仿真
第4章 Vivado非工程模式基本設計實現
第5章創建和封裝用戶IP核流程
第6章 Vivado高級約束原理及實現
第7章 Vivado調試工具原理及實現
第8章 Vivado嵌入式系統設計實現
第9章 Vivado模型設計原理及實現
第10章 Vivado HLS原理及實現
第11章 Vivado部分可重配置原理及實現

看更多

詳細資料

ISBN：9787121254000
規格：449頁 / 21 x 14.8 x 1.5 cm / 普通級 / 1-1
出版地：中國

本書分類：電腦資訊> 程式設計> 其他

主題活動

閱讀媒合所｜寫書評送25元E-Coupon

購物說明

溫馨提醒您：若您訂單中有購買簡體館無庫存/預售書或庫存於海外廠商的書籍，建議與其他商品分開下單，以避免等待時間過長，謝謝。

大陸出版品書況：因裝幀品質及貨運條件未臻完善，書況與台灣出版品落差甚大，封面老舊、出現磨痕、凹痕等均屬常態，故簡體字館除封面破損、內頁脫落...等較嚴重的狀態外，其餘所有商品將正常出貨。

請注意，部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。

調貨時間：若您購買海外庫存之商品，於您完成訂購後，商品原則上約45個工作天內抵台(若有將延遲另行告知)。為了縮短等待的時間，建議您將簡體書與其它商品分開訂購，以利一般商品快速出貨。

若您具有法人身份為常態性且大量購書者，或有特殊作業需求，建議您可洽詢「企業採購」。

退換貨說明

會員所購買的商品均享有到貨十天的猶豫期（含例假日）。退回之商品必須於猶豫期內寄回。

辦理退換貨時，商品必須是全新狀態與完整包裝(請注意保持商品本體、配件、贈品、保證書、原廠包裝及所有附隨文件或資料的完整性，切勿缺漏任何配件或損毀原廠外盒)。退回商品無法回復原狀者，恐將影響退貨權益或需負擔部分費用。

訂購本商品前請務必詳閱商品退換貨原則。