Xilinx FPGA伴你玩轉USB3.0與LVDS

第1章 FPGA、USB與LVDS概述
1.1FPGA發展概述
1.2FPGA的優勢
1.3FPGA應用領域
1.4FPGA開發流程
1.5USB介面概述
1.6LVDS介面概述

第2章 實驗平臺板級電路詳解
2.1板級電路整體架構
2.2電源電路
2.3FPGA時鐘與重定電路
2.3.1FPGA時鐘晶振電路
2.3.2FPGA重定電路
2.4FPGA配置電路
2.5FPGA供電電路
2.6DDR3晶片電路
2.7UART晶片電路
2.8LVDS介面電路
2.9USB 3.0控制器FX3電路
2.10其他介面電路
2.11FPGA引腳定義

第3章 軟體安裝與配置
3.1Xilinx帳戶註冊與Vivado軟體下載
3.1.1Xilinx帳戶註冊
3.1.2Vivado下載
3.2Vivado安裝與免費License申請
3.2.1Vivado安裝
3.2.2免費License申請
3.3文字編輯器Notepad 安裝
3.4Vivado中使用Notepad 的關聯設置
3.5串口晶片驅動安裝
3.5.1驅動安裝
3.5.2設備識別
3.6USB 3.0控制器FX3的SDK安裝
3.7USB 3.0控制器FX3的驅動安裝
3.7.1PC與開發板的USB 3.0連接
3.7.2PC與USB連接
3.7.3USB 3.0控制器FX3驅動安裝
Xilinx FPGA伴你玩轉USB 3.0與LVDS

第4章 第一個常式與FPGA的下載配置
4.1流水燈實例
4.1.1功能概述
4.1.2新建Vivado工程
4.1.3創建工程源碼、約束和模擬檔
4.1.4功能模擬
4.1.5編譯
4.2Xilinx 7系列FPGA配置概述
4.2.1不同配置模式的選擇
4.2.2FPGA配置位元流的大小
4.2.3FPGA載入配置方式選擇
4.2.4配置引腳功能定義
4.3XADC溫度監控介面
4.4bit文件的FPGA線上燒錄
4.5mcs文件的QSPI Flash固化
4.5.1FPGA配置設置選項
4.5.2生成mcs檔
4.5.3下載mcs件

第5章 基礎外設實例
5.1撥碼開關的LED控制實例
5.2PLL配置實例
5.3用戶自訂IP核
5.3.1創建IP核
5.3.2移植IP核
5.3.3配置、例化IP核
5.4UART的loopback實例
5.4.1功能概述
5.4.2代碼解析
5.4.3板級調試
5.5MicroBlaze的Hello World實驗
5.5.1功能概述
5.5.2MicroBlaze系統IP核配置
5.5.3MicroBlaze處理器軟體工程創建
5.5.4板級調試

第6章 基於FPGA的DDR3記憶體控制實例
6．1DDR3 IP核配置與模擬
6．1．1DDR3 IP核概述
6．1．2DDR3 IP核配置
6．1．3DDR3 IP核模擬
6．2基於線上邏輯分析儀監控的DDR3資料讀/寫
6．2．1功能概述
6．2．2DDR3控制器IP介面時序解析
6．2．3代碼解析
6．2．4線上邏輯分析儀配置
6．2．5線上邏輯分析儀調試
6．3基於UART命令的DDR3資料讀/寫
6．3．1功能概述
6．3．2代碼解析
6．3．3板級調試

第7章 USB 3．0控制器FX3實例
7．1基於FX3內部DMA的USB傳輸loopback實例
7．1．1功能概述
7．1．2固件編譯與固化檔生成
7．1．3硬體連接與設備識別
7．1．4FX3的USB Boot載入
7．1．5板級調試
7．2FX3的SPI Flash代碼固化
7．2．1啟動設置
7．2．2SPI Flash固化
7．3基於FX3內部DMA的USB資料輸送量測試
7．3．1硬體連接
7．3．2FX3的USB Boot載入
7．3．3FX3的基本Streamer功能演示
7．4基於FX3的UVC(USBVideo Class)傳輸協定實例
7．4．1硬體連接
7．4．2FX3的USB Boot載入
7．4．3UVC設備識別
7．5FX3固件SlaveFIFO配置修改說明
7．5．1功能概述
7．5．2GPIF Ⅱ Designer開啟與工程載入
7．5．3GPIF Ⅱ介面配置與工程編譯
7．5．4IDE下firmware工程載入
7．5．5IDE下firmware工程編譯
7．6基於FPGAFX3SlaveFIFO介面的loopback實例
7．6．1功能概述
7．6．2Firmware下載
7．6．3FPGA代碼解析
7．6．4ILA線上邏輯分析儀查看介面時序
7．7基於FPGAFX3SlaveFIFO介面的StreamOUT實例
7．7．1功能概述
7．7．2Firmware下載
7．7．3FPGA代碼解析
7．7．4ILA線上邏輯分析儀查看介面時序
7．7．5Streamer中查看資料輸送量
7．8基於FPGAFX3SlaveFIFO介面的StreamIN實例
7．8．1功能概述
7．8．2Firmware下載
7．8．3FPGA代碼解析
7．8．4ILA線上邏輯分析儀查看介面時序
7．8．5Streamer工具測試資料輸送量

第8章 LVDS收發傳輸實例
8．1LVDS資料收發實例
8．1．1功能概述
8．1．2bit align處理
8．1．3代碼解析
8．1．4裝配說明
8．1．5板級調試
8．2帶CRC校驗的LVDS資料收發實例
8．2．1功能概述
8．2．2CRC校驗基本原理
8．2．3CRC8檢驗代碼生成
8．2．4代碼解析
8．2．5裝配說明
8．2．6板級調試

參考文獻