可編程邏輯器件原理與設計

第1章 緒 論／1
1.1可編程邏輯器件與數字電路設計／1
1.2可編程邏輯器件的發展／2
1.3可編程邏輯器件設計／7
1.3.1電子設計自動化／7
1.3.2電子設計自動化的發展／8
1.3.3EDA工具的主要特征l9
1.3.4有代表性的EDA軟件／11
1.3.5設計方法／13
1.3.6設計流程／14
思考題／17

第2章 數字邏輯／18
2.1基本邏輯門及其運算／18
2.2基本擴展邏輯門／19
2.3邏輯門的擴展／20
2.4基本邏輯門的實現／23
2.4.1MOS管／23
2.4.2非門的CMOS實現／25
2.4.3基本與非門的實現／25
2.4.4基本或非門的實現／26
2.4.5邏輯函數表達式的CMOS實現／26
思考題／28

第3章 可編程邏輯器件原理／29
3.1簡單可編程邏輯器件／29
3.1.1可編程邏輯陣列／29
3.1.2可編程陣列邏輯／30
3.2復雜可編程邏輯器件／32
3.2.1AlteraMAX系列CPLD／33
3.2.2AMDMACH系列CPLD／34
3.2.3LatticepLSI和ispLSI系列CPLD／35
3.2.4XilinxXC7000系列CPLD／36
3.2.5AlteraFlashLogic／36
3.3現場可編程邏輯門陣列／37
3.3.1邏輯塊／39
3.3.2可編程開關／43
3.3.3典型FPGA內部結構／48
3.4CPLD和FPGA比較／51
思考題／53

第4章 圖形和文本輸入／54
4.1AlteraQuartusⅡ9.0工作環境／54
4.1.1基於工程的管理環境／54
4.1.2工程設計工具／55
4.2圖形輸入法／56
4.2.14—1選擇器／56
4.2.2建立工程／56
4.2.3電路設計／60
4.2.4利用4—1選擇器設計8—1選擇器／66
4.3文本輸入法／69
4.4配置文件下載／69
思考題／71

第5章 VHDL基礎／72
5.1對象／72
5.1.1對象命名規則／72
5.1.2對象聲明規則／72
5.1.3常量／73
5.1.4信號／74
5.1.5變量／75
5.1.6別名／76
5.2標准數據類型／77
5.2.1bit／77
5.2.2bit_vector／77
5.2.3boolean／78
5.2.4boolean_vector／78
5.2.5integer／78
5.2.6natural／79
5.2.7positive／79
5.2.8integer_vector／79
5.2.9character／79
5.2.10string／80
5.3標准邏輯數據類型／80
5.4數值表達方法／82
5.5數據類型轉換／83
5.6自定義數據類型／84
5.6.1自定義整數類型／84
5.6.2枚舉類型／85
5.6.3子數據類型／85
5.6.4數組類型／85
5.7預定義屬性／86
5.7.1標量數據類型的預定義屬性／86
5.7.2數組類型的預定義屬性／87
5.7.3信號的預定義屬性／88
5.8VHDL中的運算／88
5.8.1賦值運算符／89
5.8.2邏輯運算符／89
5.8.3算術運算符／90
5.8.4關系運算符／90
5.8.5移位運算／91
5.8.6合並運算符／91
5.8.7運算符的優先級／92
思考題／92

第6章 VHDL語言的程序結構／93
6.1VHDL設計模型／93
6.1.1數據流模型／93
6.1.2行為模型／93
6.1.3結構化模型／94
6.2VHDL程序結構／94
6.2.1實體／95
6.2.2架構／97
6.2.3庫和包／98
6.2.4配置／100
6.3簡單的例子／100
思考題／104

第7章 並行語句／105
7.1簡單信號賦值語句／105
7.2條件信號賦值語句／110
7.3選擇信號賦值語句／114
7.4產生語句／118
7.5塊語句／121
7.6多驅動源賦值問題／123
思考題／124

第8章 順序語句／125
8.1鎖存器和觸發器／125
8.2進程／127
8.3IF語句／128
8.3.1IF…THEN…ENDIF／128
8.3.2IF…THEN…ELSE…ENDIF／129
8.3.3IF…THEN…ELSIF…THEN…ENDIF／129
8.3.4IF…THEN…ELSIF…THEN…ELSE…ENDIF／130
8.3.5嵌套式IF語句／133
8.4CASE語句／138
8.5WAIT語句／141
8.6LOOP語句／143
8.6.1無條件循環／143
8.6.2FOR…LOOP循環／143
8.6.3WHILE…LOOP循環／146
8.6.4LOOP…EXIT循環／146
8.6.5LOOP…NEXT循環／147
8.7寄存器的引入問題／147
8.8信號和變量的再討論／148
思考題／155

第9章 元件／156
9.1元件的聲明／156
9.2元件例化／157
9.3元件聲明和例化方法／157
思考題／172

第10章 庫、包與子函數／173
10.1庫／173
10.2包／174
10.3子程序／177
10.3.1函數／178
10.3.2過程／181
10.4過程、函數和進程討論／185
10.4.1子程序與進程／185
10.4.2函數與過程／186
思考題／186

第11章 有限狀態機／187
11.1FSM的系統圖和狀態圖／187
11.2FSM的編程框架／188
11.3Moore型FSM設計／189
11.3.1系統圖設計／189
11.3.2狀態機描述／189
11.3.3編程實現／190
11.4Mealy型FSM設計／191
11.5綜合設計／193
11.6FSM中的問題／200
思考題／201
附錄A VHDL中的保留字／202
附錄B 縮略語／203
參考文獻／204