三維電子封裝的 通孔技術

第1章 半導體工業中的納米技術和3D集成技術1
1.1引言1
1.2納米技術1
1.2.1納米技術的起源1
1.2.2納米技術的重要里程碑1
1.2.3石墨烯與電子工業3
1.2.4納米技術展望3
1.2.5摩爾定律：電子工業中的納米技術4
1.33D集成技術5
1.3.1TSV技術5
1.3.23D集成技術的起源7
1.43DSi集成技術展望與挑戰8
1.4.13DSi集成技術8
1.4.23DSi集成鍵合組裝技術9
1.4.33DSi集成技術面臨的挑戰9
1.4.43DSi集成技術展望9
1.53DIC集成技術的潛在應用與挑戰10
1.5.13DIC集成技術的定義10
1.5.2移動電子產品的未來需求10
1.5.3帶寬和寬I/O的定義11
1.5.4存儲帶寬11
1.5.5存儲芯片堆疊12
1.5.6寬I/O存儲器13
1.5.7寬I/O動態隨機存儲器（DRAM）13
1.5.8寬I/O接口17
1.5.92.5D與3DIC集成（無源與有源轉接板）技術17
1.62.5DIC集成（轉接板）技術的最新進展18
1.6.1用作中間基板的轉接板18
1.6.2用於釋放應力的轉接板20
1.6.3用作載板的轉接板22
1.6.4用於熱管理的轉接板23
1.73DIC集成無源TSV轉接板技術的新趨勢23
1.7.1雙面貼裝空腔式轉接板技術24
1.7.2有機基板開孔式轉接板技術25
1.7.3設計舉例25
1.7.4帶散熱塊的有機基板開孔式轉接板技術27
1.7.5超低成本轉接板27
1.7.6用於熱管理的轉接板技術28
1.7.7用於LED和SiP封裝的帶埋入式微流體通道的轉接板技術29
1.8埋入式3DIC集成技術32
1.8.1帶應力釋放間隙的半埋入式轉接板33
1.8.2用於光電子互連的埋入式3D混合IC集成技術33
1.9總結與建議34
1.10參考文獻35

第2章 TSV技術39
2.1引言39
2.2TSV的發明39
2.3采用TSV技術的量產產品40
2.4TSV孔的制作41
2.4.1DRIE與激光打孔41
2.4.2制作錐形孔的DRIE工藝44
2.4.3制作直孔的DRIE工藝46
2.5絕緣層制作56
2.5.1熱氧化法制作錐形孔絕緣層56
2.5.2PECVD法制作錐形孔絕緣層58
2.5.3PECVD法制作直孔絕緣層的實驗設計58
2.5.4實驗設計結果60
2.5.5總結與建議61
2.6阻擋層與種子層制作62
2.6.1錐形TSV孔的Ti阻擋層與Cu種子層63
2.6.2直TSV孔的Ta阻擋層與Cu種子層64
2.6.3直TSV孔的Ta阻擋層沉積實驗與結果65
2.6.4直TSV孔的Cu種子層沉積實驗與結果67
2.6.5總結與建議67
2.7TSV電鍍Cu填充69
2.7.1電鍍Cu填充錐形TSV孔69
2.7.2電鍍Cu填充直TSV孔70
2.7.3直TSV盲孔的漏電測試72
2.7.4總結與建議73
2.8殘留電鍍Cu的化學機械拋光（CMP）73
2.8.1錐形TSV的化學機械拋光73
2.8.2直TSV的化學機械拋光74
2.8.3總結與建議82
2.9TSVCu外露83
2.9.1CMP濕法工藝83
2.9.2干法刻蝕工藝86
2.9.3總結與建議89
2.10FEOL與BEOL90
2.11TSV工藝90
2.11.1鍵合前制孔工藝91
2.11.2鍵合后制孔工藝91
2.11.3先孔工藝91
2.11.4中孔工藝91
2.11.5正面后孔工藝91
2.11.6背面后孔工藝92
2.11.7無源轉接板93
2.11.8總結與建議93
2.12參考文獻94

第3章 TSV的力學、熱學與電學行為97
3.1引言97
3.2SiP封裝中TSV的力學行為97
3.2.1有源／無源轉接板中TSV的力學行為97
3.2.2可靠性設計（DFR）結果100
3.2.3含RDL層的TSV102
3.2.4總結與建議105
3.3存儲芯片堆疊中TSV的力學行為105
3.3.1模型與方法105
3.3.2TSV的非線性熱應力分析106
3.3.3修正的虛擬裂紋閉合技術108
3.3.4TSV界面裂紋的能量釋放率110
3.3.5TSV界面裂紋能量釋放率的參數研究110
3.3.6總結與建議115
3.4TSV的熱學行為116
3.4.1TSV芯片／轉接板的等效熱導率116
3.4.2TSV節距對TSV芯片／轉接板等效熱導率的影響119
3.4.3TSV填充材料對TSV芯片／轉接板等效熱導率的影響120
3.4.4TSVCu填充率對TSV芯片／轉接板等效熱導率的影響120
3.4.5更精確的計算模型123
3.4.6總結與建議125
3.5TSV的電學性能125
3.5.1電學結構125
3.5.2模型與方程126
3.5.3總結與建議127
3.6盲孔TSV的電測試128
3.6.1測試目的128
3.6.2測試原理與儀器128
3.6.3測試方法與結果131
3.6.4盲孔TSV電測試指引133
3.6.5總結與建議136
3.7參考文獻136

第4章 薄晶圓的強度測量140
4.1引言140
4.2用於薄晶圓強度測量的壓阻應力傳感器140
4.2.1壓阻應力傳感器及其應用140
4.2.2壓阻應力傳感器的設計與制作140
4.2.3壓阻應力傳感器的校准142
4.2.4背面磨削后晶圓的應力144
4.2.5切割膠帶上晶圓的應力149
4.2.6總結與建議150
4.3晶圓背面磨削對Cu?low?k芯片力學行為的影響151
4.3.1實驗方法151
4.3.2實驗過程152
4.3.3結果與討論154
4.3.4總結與建議160
4.4參考文獻161

第5章 薄晶圓拿持技術163
5.1引言163
5.2晶圓減薄與薄晶圓拿持163
5.3黏合是關鍵163
5.4薄晶圓拿持問題與可能的解決方案164
5.4.1200mm薄晶圓的拿持165
5.4.2300mm薄晶圓的拿持172
5.5切割膠帶對含Cu/Au焊盤薄晶圓拿持的影響176
5.6切割膠帶對含有Cu?Ni?Au凸點下金屬（UBM）薄晶圓拿持的影響177
5.7切割膠帶對含RDL和焊錫凸點TSV轉接板薄晶圓拿持的影響178
5.8薄晶圓拿持的材料與設備180
5.9薄晶圓拿持的黏合劑和工藝指引181
5.9.1黏合劑的選擇181
5.9.2薄晶圓拿持的工藝指引182
5.10總結與建議182
5.113M公司的晶圓支撐系統183
5.12EVG公司的臨時鍵合與解鍵合系統186
5.12.1臨時鍵合186
5.12.2解鍵合186
5.13無載體的薄晶圓拿持技術187
5.13.1基本思路187
5.13.2設計與工藝187
5.13.3總結與建議189
5.14參考文獻189

第6章 微凸點制作、組裝與可靠性192
6.1引言192
A部分：晶圓微凸點制作工藝193
6.2內容概述193
6.3普通焊錫凸點制作的電鍍方法193
6.43DIC集成SiP的組裝工藝194
6.5晶圓微凸點制作的電鍍方法194
6.5.1測試模型194
6.5.2采用共形Cu電鍍和Sn電鍍制作晶圓微凸點195
6.5.3采用非共形Cu電鍍和Sn電鍍制作晶圓微凸點200
6.6制作晶圓微凸點的電鍍工藝參數202
6.7總結與建議203
B部分：超細節距晶圓微凸點的制作、組裝與可靠性評估203
6.8細節距無鉛焊錫微凸點204
6.8.1測試模型204
6.8.2微凸點制作204
6.8.3微凸點表征205
6.9C2C互連細節距無鉛焊錫微凸點的組裝210
6.9.1組裝方法、表征方法與可靠性評估方法210
6.9.2C2C自然回流焊組裝工藝211
6.9.3C2C自然回流焊組裝工藝效果的表征211
6.9.4C2C熱壓鍵合（TCB）組裝工藝212
6.9.5C2C熱壓鍵合（TCB）組裝工藝效果的表征214
6.9.6組裝可靠性評估214
6.10超細節距晶圓無鉛焊錫微凸點的制作219
6.10.1測試模型219
6.10.2微凸點制作219
6.10.3超細節距微凸點的表征219
6.11總結與建議221
6.12參考文獻221

第7章 微凸點的電遷移224
7.1引言224
7.2大節距大體積微焊錫接點224
7.2.1測試模型與測試方法224
7.2.2測試步驟226
7.2.3測試前試樣的微結構226
7.2.4140℃、低電流密度條件下測試后的試樣227
7.2.5140℃、高電流密度條件下測試后的試樣229
7.2.6焊錫接點的失效機理231
7.2.7總結與建議232
7.3小節距小體積微焊錫接點233
7.3.1測試模型與方法233
7.3.2結果與討論235
7.3.3總結與建議241
7.4參考文獻241

第8章 芯片到芯片、芯片到晶圓、晶圓到晶圓鍵合245
8.1引言245
8.2低溫焊料鍵合基本原理245
8.3低溫C2C鍵合［（SiO2/Si3N4/Ti/Cu）到（SiO2/Si3N4/Ti/Cu/In/Sn/Au）］246
8.3.1測試模型246
8.3.2拉力測試結果248
8.3.3X射線衍射與透射電鏡觀察結果250
8.4低溫C2C鍵合［（SiO2/Ti/Cu/Au/Sn/In/Sn/Au）到（SiO2/Ti/Cu/Sn/In/Sn/Au）］252
8.4.1測試模型252
8.4.2測試結果評估253
8.5低溫C2W鍵合［（SiO2/Ti/Au/Sn/In/Au）到（SiO2/Ti/Au）］254
8.5.1焊料設計255
8.5.2測試模型255
8.5.3用於3DIC芯片堆疊的InSnAu低溫鍵合257
8.5.4InSnAuIMC層的SEM、TEM、XDR、DSC分析258
8.5.5InSnAuIMC層的彈性模量和硬度259
8.5.6三次回流后的InSnAuIMC層259
8.5.7InSnAuIMC層的剪切強度260
8.5.8InSnAuIMC層的電阻262
8.5.9InSnAuIMC層的熱穩定性263
8.5.10總結與建議264
8.6低溫W2W鍵合［TiCuTiAu到TiCuTiAuSnInSnInAu］264
8.6.1測試模型265
8.6.2測試模型制作265
8.6.3低溫W2W鍵合265
8.6.4CSAM檢測267
8.6.5微結構的SEM/EDX/FIB/TEM分析268
8.6.6氦泄漏率測試與結果271
8.6.7可靠性測試與結果272
8.6.8總結與建議273
8.7參考文獻275

第9章 3DIC集成的熱管理278
9.1引言278
9.2TSV轉接板對3DSiP封裝熱性能的影響279
9.2.1封裝的幾何參數與材料的熱性能參數279
9.2.2TSV轉接板對封裝熱阻的影響280
9.2.3芯片功率的影響280
9.2.4TSV轉接板尺寸的影響281
9.2.5TSV轉接板厚度的影響281
9.2.6芯片尺寸的影響282
9.33D存儲芯片堆疊封裝的熱性能282
9.3.1均勻熱源3D堆疊TSV芯片的熱性能282
9.3.2非均勻熱源3D堆疊TSV芯片的熱性能282
9.3.3各帶一個熱源的兩個TSV芯片283
9.3.4各帶兩個熱源的兩個TSV芯片284
9.3.5交錯熱源作用下的兩個TSV芯片285
9.4TSV芯片厚度對熱點溫度的影響287
9.5總結與建議287
9.63DSiP封裝的TSV和微通道熱管理系統288
9.6.1測試模型288
9.6.2測試模型制作289
9.6.3晶圓到晶圓鍵合291
9.6.4熱性能與電性能292
9.6.5品質與可靠性293
9.6.6總結與建議295
9.7參考文獻296

第10章 3DIC封裝299
10.1引言299
10.2TSV技術與引線鍵合技術的成本比較300
10.3Culowk芯片堆疊的引線鍵合301
10.3.1測試模型301
10.3.2Culowk焊盤上的應力301
10.3.3組裝與工藝304
10.3.4總結與建議312
10.4芯片到芯片的面對面堆疊313
10.4.1用於3DIC封裝的AuSn互連313
10.4.2測試模型313
10.4.3C2W組裝316
10.4.4C2W實驗設計319
10.4.5可靠性測試與結果322
10.4.6用於3DIC封裝的SnAg互連323
10.4.7總結與建議325
10.5用於低成本、高性能與高密度SiP封裝的面對面互連326
10.5.1用於超細節距Culowk芯片的Cu柱互連技術326
10.5.2可靠性評估327
10.5.3一些新的設計328
10.6埋入式晶圓級封裝（eWLP）到芯片的互連328
10.6.12DeWLP與再布線芯片封裝（RCP）互連328
10.6.23DeWLP與再布線芯片封裝（RCP）互連329
10.6.3總結與建議329
10.7引線鍵合可靠性330
10.7.1常用芯片級互連技術330
10.7.2力學模型330
10.7.3數值結果332
10.7.4實驗結果333
10.7.5關於Cu引線的更多結果334
10.7.6關於Au引線的結果334
10.7.7Cu引線與Au引線的應力應變關系335
10.7.8總結與建議336
10.8參考文獻338

第11章 3D集成的發展趨勢344
11.1引言344
11.23DSi集成發展趨勢344
11.33DIC集成發展趨勢345
11.4參考文獻346

附錄A 量度單位換算表347
附錄B 縮略語表351
附錄C TSV專利355
附錄D 推薦閱讀材料366
D.1TSV、3D集成與可靠性366
D.23DMEMS與IC集成380
D.3半導體IC封裝384