新到貨2本75折
嵌入式多核處理器設計與實現關鍵技術研究

嵌入式多核處理器設計與實現關鍵技術研究

  • 定價:300
  • 優惠價:87261
  • 運送方式:
  • 臺灣與離島
  • 海外
  • 可配送點:台灣、蘭嶼、綠島、澎湖、金門、馬祖
  • 可取貨點:台灣、蘭嶼、綠島、澎湖、金門、馬祖
載入中...
  • 分享
 

內容簡介

合成孔徑雷達(SAR)是一種典型的計算密集型嵌入式應用,並且在軍事、經濟和環境等領域有重要應用價值。《嵌入式多核處理器設計與實現關鍵技術研究》以SAR即時成像應用為例,探索面向高性能計算領域的多核架構設計方法,重點從架構設計與實現、應用加速設計以及應用映射等方面開展研究工作。

針對高性能嵌入式應用對高計算能力的需求,《嵌入式多核處理器設計與實現關鍵技術研究》提出了基於“任務簇”的處理器體系架構模型,並根據該模型設計了一種嵌入式多核處理器架構。通過討論單層結構和層次化結構片上網路(NOC)的通信性能與應用的通信特徵間的關係,《嵌入式多核處理器設計與實現關鍵技術研究》還設計了一種雙層混合結構的多核通信架構,並研究了通信架構中路由器類型的選擇以及路由器體系結構的設計問題。快速傅裡葉變換(FFT)是SAR成像應用中的主要運算任務。

為加速FFT運算過程,《嵌入式多核處理器設計與實現關鍵技術研究》提出了一種高性能的並行FFT處理架構。針對多核晶片組協同工作問題,《嵌入式多核處理器設計與實現關鍵技術研究》提出了一種面向多核晶片組的任務映射演算法,以及一種具有普適性的多核晶片通信方案。後在上述研究成果的基礎上,設計了一款SAR即時成像嵌入式多核原型系統,驗證了《嵌入式多核處理器設計與實現關鍵技術研究》的研究工作。
 

目錄

第1章 緒論
1.1 研究背景
1.2 相關研究
1.3 本書主要工作

第2章 嵌入式多核處理器體系架構
2.1 總體架構
2.2 多核通信架構
2.3 任務簇架構
2.4 多核同步機制
2.5 小結

第3章 片上網路體系架構設計
3.1 路由器的設計選擇
3.2 支援虛擬電路的包連接電路路由器
3.3 網路報文定義
3.4 資源一網路介面設計
3.5 小結

第4章 無存儲訪問衝突的基2×K並行FFT架構
4.1 FFT演算法及VLSI實現
4.2 FFT處理器硬體架構
4.3 基2×K並行FFT架構的無存儲訪問衝突演算法
4.4 基2×K並行FFT架構的硬體實現
4.5 與已有並行FFT架構比較
4.6 小結

第5章 SAR即時成像嵌入式多核原型系統
5.1 SAR即時成像嵌入式多核原型系統實現平臺
5.2 成像處理器設計
5.3 並行程式設計
5.4 處理板設計
5.5 系統性能測試及成像品質評價
5.6 小結

參考文獻
 

詳細資料

  • ISBN:9787563963331
  • 規格:平裝 / 141頁 / 16k / 19 x 26 x 1 cm / 普通級 / 單色印刷 / 1-1
  • 出版地:中國

最近瀏覽商品

 

相關活動

  • 從「格」的概念出發|
 

購物說明

溫馨提醒您:若您訂單中有購買簡體館無庫存/預售書或庫存於海外廠商的書籍,建議與其他商品分開下單,以避免等待時間過長,謝謝。

大陸出版品書況:因裝幀品質及貨運條件未臻完善,書況與台灣出版品落差甚大,封面老舊、出現磨痕、凹痕等均屬常態,故簡體字館除封面破損、內頁脫落...等較嚴重的狀態外,其餘所有商品將正常出貨。 

 

請注意,部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。

調貨時間:若您購買海外庫存之商品,於您完成訂購後,商品原則上約45個工作天內抵台(若有將延遲另行告知)。為了縮短等待的時間,建議您將簡體書與其它商品分開訂購,以利一般商品快速出貨。 

若您具有法人身份為常態性且大量購書者,或有特殊作業需求,建議您可洽詢「企業採購」。 

退換貨說明 

會員所購買的商品均享有到貨十天的猶豫期(含例假日)。退回之商品必須於猶豫期內寄回。 

辦理退換貨時,商品必須是全新狀態與完整包裝(請注意保持商品本體、配件、贈品、保證書、原廠包裝及所有附隨文件或資料的完整性,切勿缺漏任何配件或損毀原廠外盒)。退回商品無法回復原狀者,恐將影響退貨權益或需負擔部分費用。 

訂購本商品前請務必詳閱商品退換貨原則

  • 翦商作者新作79折
  • 針灸匠張寶旬
  • 浪漫小說精選3本72折