逐次逼近模/數轉換器（SAR ADC）設計與仿真

第1章 緒論
1.1 ADC發展現狀
1.2 ADC基礎指標
1.2.1 靜態指標
1.2.2 動態指標
1.3 ADC基本架構與原理
1.3.1 快閃記憶體（Flash）ADC
1.3.2 積分（Integrating）ADC
1.3.3 迴圈（Cyclic）ADC
1.3.4 逐次逼近（SAR）ADC
1.3.5 德爾塔-西格瑪（Delta-Sigma, Δ-Σ）ADC
1.3.6 二步式（TS）ADC
1.3.7 流水線（Pipeline）ADC
1.3.8 時間交織（TI）ADC
1.3.9 ADC架構比較

第2章 ADC發展趨勢與SAR ADC系統
2.1 ADC發展趨勢
2.1.1 技術按比例縮小帶來的挑戰
2.1.2 ADC體系結構概述
2.1.3 ADC趨勢
2.2 SAR ADC系統
2.2.1 SAR ADC核心電路
2.2.2 SAR ADC輔助電路
2.2.3 14位二步式SAR ADC原理
2.2.4 14位二步式SAR ADC設計指標

第3章 比較器
3.1 比較器基礎指標
3.2 靜態比較器
3.3 動態比較器
3.4 比較器增益與速度
3.4.1 前置放大器
3.4.2 動態比較器
3.4.3 整體比較器
3.5 比較器輸入失調電壓
3.5.1 前置放大器失調模擬
3.5.2 動態鎖存器失調模擬
3.6 比較器雜訊
3.6.1 前置放大器雜訊
3.6.2 動態鎖存器雜訊
3.7 比較器功耗

第4章 數/模轉換器（DAC）
4.1 電容DAC基礎架構
4.2 單位電容值——失配
4.3 整體電容值——kT/C雜訊
4.4 DAC雜訊
4.5 DAC開關設計
4.6 DAC功耗
4.7 比例基準二步式DAC設計實例
4.7.1 DAC架構
4.7.2 失配與kT/C雜訊